
現(xiàn)代寬帶無線通信工程項目開發(fā)板
產(chǎn)品型號 :
2018-07-07 瀏覽次數(shù): 10370-
產(chǎn)品介紹
特色
產(chǎn)品規(guī)格
實物圖片
資源
該開發(fā)板含有信息與通信處理單元(包含互聯(lián)網(wǎng)路由器、無線通信網(wǎng)絡控制器、通信傳輸與信號處理電路)和寬帶射頻收發(fā)信機,支持通信工程學科的綜合實驗。
收發(fā)信機主要完成數(shù)字/模擬轉(zhuǎn)換、正交解制/解調(diào)、信號放大與增益自動控制、接收低噪放大與發(fā)送可編程功率輸出。
該開發(fā)板主要用于無線通信的實驗教學,還可以用來開設嵌入式技術(shù)、移動互聯(lián)技術(shù)、物聯(lián)網(wǎng)技術(shù)等相關課程。實驗項目以二次開發(fā)和創(chuàng)新性實驗為主,學生還可以開展課外創(chuàng)新實踐。
采用核心板加底板架構(gòu)模式,提供了穩(wěn)定的CPU最小系統(tǒng)模塊,方便二次開發(fā),可應用在不同的創(chuàng)新實驗或?qū)嵺`中。
(1)信息與通信處理單元
采用Xilinx Zynq-7000 All Programmable SoC平臺,ARM處理器和FPGA架構(gòu)緊密集成,擁有雙核ARM Cortex-A9MPCore的高性能,低功耗特性,同時采用低功耗DDR2,便攜長時間外場開發(fā)測試。
(2)寬帶射頻收發(fā)信機
收發(fā)信機采用ADI公司的AD9361射頻收發(fā)器實現(xiàn)寬帶無線信號的雙發(fā)雙收功能,頻率覆蓋70MHZ~6GHZ。
u 通信核心板平臺配置如下表所示:
通信核心板硬件配置 | |
射頻單元 | Analog Devices AD9361 integrated RF Agile Transceiver,與處理單元采用LVDS接口 |
頻率范圍 | 70MHz ~ 6.0GHz |
信號帶寬 | 200kHz ~ 56MHz |
射頻通道 | 2TX,2RX |
發(fā)射功率 | P1B≥12dBm |
基帶處理單元 | Xilinux Zynq XC7Z030 FFG676 AP SoC |
CPU | Dual ARM Cortex -A9 MPCore at 800MHz |
邏輯單元 | Kintex-7 logic cells with DSP 48E1 slices |
存儲器DDR | 256MB(2Gb) LPDDR2 |
存儲器FLASH | 256Mb QSPI Flash |
網(wǎng)口PHY | 10M/100M/1000M速率自適應, |
USB PHY | 支持USB2.0 OTG2.0 |
電源供電 | 支持3.3V 供電 |
通信底板硬件配置 | |
網(wǎng)口 | 支持10M/100M/1000M速率自適應以太網(wǎng)RJ45連接器 |
USB口 | 支持micro USB Host/Slave 2.0接口 |
SDIO口 | 支持MMC3.31, Push-Push T卡 |
UART口 | 支持3線TTL UART口,支持232電平轉(zhuǎn)換UART口 |
I2C口 | 支持I2C V2標準協(xié)議 |
SPI口 | 支持3線/4線主從模式 |
ADC口 | 支持2路差分 |
射頻接口 | 4個IPEX和4個SMA接口,帶有RF PA 和RF LNA,支持雙發(fā)雙收功能 |
音頻接口 | 具有音頻CODEC,在8K~96K的頻率內(nèi)提供16bit、20bit、24bit和32bit的采樣;支持MIC、Headphone,Line-in功能 |
Jtag口 | 支持Xilinx Jtag仿真器 |
電源 | 物理接口為5V DC插座,電源輸入為5V直流電源。 |